SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP63293938

Publication date:

1988-11-30

Inventor(s):

FURUHATA TOMOYUKI

Applicant(s)::

SEIKO EPSON CORP

Requested Patent:

__ JP63293938

Application Number: JP19870130410 19870527

Priority Number(s):

IPC Classification:

H01L21/76; H01L27/06; H01L29/72

EC Classification:

Equivalents:

Abstract

PURPOSE:To improve remarkably the resistance to latchup, and enable the high density integration, by constituting a dielectric isolation region, of a groove filled with insulative material or a semiconductor layer, and a field insulating film which is formed more deeply than a base region, and more widely than a groove region.

CONSTITUTION:On a semiconductor substrate 10, an N-type epitaxial layer 12 is formed. Between the substrate 10 and the epitaxial layer 12, an N<+> type layer 11 is formed. By reactive ion etching, a groove 17 is formed which penetrates the epitaxial layer 12 and the N<+> type buried layer 11 and reaches the substrate 10. The groove is subjected to thermal oxidation, and an oxide film 19 is formed. Then the groove is filled with a polycrystal silicon layer 16 by chemical vapor growth. The upper part of the groove is flatten by etch back method or the like using a photoresist film. By LOCOS method, a field oxide film 18 is selectively formed on the upper part of the groove and an isolation region between a collector electrode lead-out part and a base region forming part.

Data supplied from the esp@cenet database - I2

⑩日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-293938

50Int_Cl.1 21/76 27/06 H 01 L

識別記号

庁内整理番号

⑤公開 昭和63年(1988)11月30日

29/72

3 2 1

L-7131-5F 7735-5F 8526-5F

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称 半導体集積回路装置

> 頤 昭62-130410 ②特

頣 昭62(1987)5月27日 ②出

⑫発 明 畑 老 古

智

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

セイコーエプソン株式 ②出 願人

東京都新宿区西新宿2丁目4番1号

会社

90代 理 人 弁理士 最 上 外1名 豩

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

第1項電型の半導体基板内に第2項電型の半導 体領域が形成され、この半導体基板上に前記半導 体領域よりも低温度な第2導電型のエピタキシャ ル成及半単体層を有し、 この半導体層中にベイ ポーラトランジスタが形成された半導体集積回路 装置において、素子間の境界領域に絶殺物分離領 城が形成されており、この絶縁物分層領域は、前 記ェピクキシャル成長半導体層及び前記第2項電 型の半導体領域を貫き前記半導体器板に達する深 さの消と、その消を埋める絶縁限もしくは半導体 前記清領域の上部領域にベース領域より も深くかつ前記清領域より広い領域に形成したフ ィールド絶縁敗とからなることを特徴とする半項 体 災 校 回路 装置。

3. 発明の詳細な説明

(産業上の利用分野)

本処明は半導体集積回路装置に係り、より詳し くはバイポーラトラングスタもしくはバイポーラ C M O S (B i - C M O S) 素子からなる半斑体 集積回路装置の素子間分離技術に関する。

(従来の技術)

バイポーラトランジスタもしくは B i - C M O S君子からなる半導体集積回路装置においては、 各選子の信頼性を向上させるため、各業子間を電 気的に完全に分離することが必要である。

以下、従来のパイポーラ半導体集積回路装置の 一実施例につき、図面を参照して説明する。

第2回は、P型器板上のN型エピタキシャル成 長半導体層に形成された従来のパイポーラ集積回 路装置の新面図を示す。

第2回において、各素子間の境界領域Qbb′ には、N型エピタキシャル成長半項体層に及びN ・型理め込み隔11を貫きP型半導体系板10に

時間昭63-293938(2)

連するほどの所17と、その間を埋める多結品と サコン暦16とから構成されている絶縁切分類は 滅が形成されている。

また、ペース領域14と、NTコレクタ部13は、前記絶縁物分離領域と同様の構造を存し、NT尼地の込み内11まで達する深さの網17aにより北端されている。

なま、図中、 1 5 はエミック領域、 1 9 は酸化 数でよる。

(勢門が解決しようとする問題点)

しかしながら、前述の従来の絶線的分類領域の構成によれば、エミッタ領域15及びでース領域14が高の間壁に接しているため、コレクターエミック間のリーク電流及び表面リーク電流が大きく、バイボークトラアジスタの特性を光化させるとはに、各界子間を完全に電気的に分離することが出難であった。

そこで、本名別はこのような問題点を解決する もので、その目的とするところは、各者子の機能 を妨げることなく、素子間を完全に模契的に分離 しラッチアップ耐性を向上し、さらに素子の点理 に、周彦世ににも載する年度体集は同路装置を30 供するところにある。

(問題点を解決するための手数)

(実施例)

以下、本発明の代表的な実施例を図頭を参照し

て 袋 門 す る。

なお、図面において同一あるいは相当する部分 は同一符号で示す。

第1 割は、お発明によるパイポール半導体集積 回路装置の一実施例の新面図を示す。

毎1回において、 マイポーラトランジスタQb はNPN型であり、P型半導体基板!の上にの。 5~24mの設準のN型エピタキシャル成長半導 体別12が忠成されていて、 コレック領域をな し、その下には高濃度にドープされたNT型型め 込み疑し」が形成されている。このN里エピクキ シャル 広長半原体 暦 12にP里ベース 卯城 14が 形成され、さらにこのペース値破りすにポリシリ コノ同16からの拡散により扱い複合のN'型エ ミック領域15が形成されている。また、このN 型エピタナシャル成長半導体層12の別の部分に は、 N * 型理め込み歴に達する N * 型コレクク 55 13が形成されている。さらに、N・コレクタ部 の上には多精品ショコに層が電極下地層として数 けられ、コレクタ電機が自己整合的に形成されて

いる。

名 素 子 の 間 の 塩 界 凯 城 Q b b b 1 に に は 、 絶 疑 物 分 類 飢 城 が 用 成 さ れ で い る 。 絶 録 物 分 類 飢 城 は 、 り 可 以 の は が か が 類 飢 城 は 、 り で 以 ひ か が 成 度 半 専 体 及 収 1 2 及 び り で 2 次 な は 1 2 及 び り で 2 次 な は 1 2 0 に 2 2 次 の は 2 次 の 間 1 7 と 、 そ の 満 を 埋 め な る 多 は は ひ り っ と が は は に べ ー ス 飢 城 1 1 4 よ り 6 を な く か つ 満 飢 城 よ り な な は に 形 成 と し た フ ょ ー ル の 倒 壁 に は 熱 酸 化 に よ り 酸 化 散 1 3 が 形 成 さ れ 、 荷 気 的 な 絶 級 を 充 全 に し て い る 。 な お 、 満 1 7 の 下 部 に り 軽 た を た し て い る 。 な お 、 満 1 1 0 に 図 示 で ず り を 形 成 し 、 素 子間 分 難 特 性 を よ り 向 上 さ せ て ら 良 い 。

ここでは目すべき事項は、 上述の情成によれば、 エミッタ領域155及びベース領域14はフィールド酸化段により固まれ、循から離れているため、コレクタ・エミッタ間のリーク環境及び表面リーク環境で大幅に低減させ、ペイポーラトラ

特開昭63-293938 (3)

ンジスタの低電流領域における特性を向上させる ことができることである。

さらに、狭い素子分離幅で各素子間を電気的に 完全に分離することができるため、ラッチアップ 耐性が向上し、素子の高密度化が可能となる。

次に、上記パイポーラ半導体集積回路装置の製造方法を第3回について順次投明する。

(1) 第3図(a) は上記パイポーラ半媒体集 類回路装置を数当するために予備的に加工された P型半導体延振 10の一部を示す。 半導体延振 10にはN型 202 4 2 4 2 4 ル成長 201 2 2 6 形成され、また 25 5 1 0 2 2 2 4 2 4 ル 2 1 2 の間にはN・型理め込み 201 1 1 が形成されている。 きらに、 反応性イオンエッチング(R IE) により、 エピタキシャル 201 2 2 3 7 N・型埋め込み 201 1 1 を貫き延振 1 0 に達する深さの清17が形成されている。

(2) 次に、第3図(b)は満を熟酸化し、酸化胶19を形成後、化学気相成長(CVD)法により多結晶シリコン図16で満を充填した状態を

示す。 ここで、 満の上部の 平坦化は、 フォトレジスト 限を用いた メッチバック 法 等により 行 なわれる。 なお、 満17及び 酸化 膜19を形成後、 前記 多結晶シリコン 層の 埋め 込み 処 期前に、 イオン 打込みによって 満17の 底部にチャンネルストッパとして P・ 型 領域を形成しても良い。 (第3回に 図示せず。)

(3) さらに、第3四(c) は、隔の上部及びコレクタ電極引き出し部とベース領域形成部の分離領域にLOCOS(Lolcal Oxida Axiton of Silicon) 法により選択的にフィールド酸化設18を形成した状態を示す。 なお、四中20はシリコン窒化(Si, N.) 設であり、素子形成領域に選択的に形成されている。

以下、従来と同様の技術によって、前述したごとき効果を奏する半導体集積回路設置が比較的少ない工程で形成される。

なお、本実糖例においては、調の充填物として 多結晶シリコン層を用いたが、かわりに二酸化シ

第5回は、本発明によるBi-CMOS半母体 集積回路装置の一変施例の断面図を示す。

バイボーラトランジスタ Q b は、 N P N 型であ り、 第 3 図に示す半導体装置と同様な構造であ る。

また、 N チャ ネル型 M O S 電界 効果 F ランジスク Q n は 下部に 高 設 底 に F ー ブ さ れ た P ・ 型 埋 め 込み 個 2 1 を有する P 型 ウェル 2 2 に 形成 さ れ で いる。 この P 型 ウェルには、 ゲー F 電 極 2 3、 ゲー F 酸 化 製 2 4、 N・ 型 ソース 領 城 2 5、 N・ 型 アレィン 領 域 2 6 が形成されている。

N ・ 型 埋 め 込 み 層 1 1 が め る 部 分 、 な ら び に N 型 ゥ ェ ル 2 7 お よ び P 型 ゥ ェ ル 2 1 の 各 境 界 領 域 に は 、 そ れ ぞ れ 前 述 の 絶 緑 物 分 種 研 域 が 形 成 さ れ て い る 。 た だ し 、 フ ィ ー ル ド 酸 化 瞑 は ベ ー ス 領 域 及 び M O S 素 子 の ソ ー ス 領 域 、 ド レ イ ン 領 域 よ り

特開唱63-293938 (4)

€ 深くかつ、 - 簡よりも立い間級に形成されてい る。

この構造によれば、地線物分離領域が消してとフィールド絶縁数188との組み合わせで形成されているため、各番子特性を労化することなり、鉄い分類様で各番子間を電気的に完全に分離することができ、ラッチアップ耐圧を向上すると呼に、高集時代が実現できる。

以上、本発明を実施例にもとづき具体的に設明してきたが、本発明は本実施例に限定されず、その要旨を総続しない範囲で様々変更が可能であることは含うまでもない。

(発明の効果)

以上述べたように、本発明の半導体関抗回路管理によれば、絶縁的分離が緩が絶縁的もしくは平均体質で形域された高とベースが緩よりも戻し、かつ時が緩よりも広いが低に形成したフィールド絶縁観とからなるため、各界子特性を労化することなり終い分離様で各番子間を環気的に完全に分離することができ、ラッチアップ財性を大幅に向

上させ、かつ高密度化が可能となるという効果を 行する。また、本発明の構造は、Bi-CMOS 数子への適用が容易であり、高速でかつ信仰性の 高い半導体装置を実現できる。

4 . 図面の簡単な説明

第 1 図は本発明の半年体集構図路装置の一実施係を示す断的図、第 2 図は従来の半年体集規制路装置を示す断面図、第 3 図(a)~(c)は第 1 図に示す半年体集机回路装置の製造工程断面図、第 4 図及び第 5 図は本発明の半年体集机回路装置の他の実施例を示す断面区である。

1 0 ··· P 数牛導体基板、 1 1 ··· N * 埋め込み

1 2 … エピクキシャル 単導体質、 1 3 … N i コレクタ節

1 4 ··· ベース領域、1 5 ··エミッタ領域、1 6 ··· ポリエリコン数

I 7 、 1 7 a … 納 、 1 8 … 7 4 — ル ド 版 化 亿 、 1 9 … 核 化 亿

20·室化版、21·P·埋め込み周、22 … P 型クェル

C 3 … ゲート 医権、 2 4 … ゲート酸化酶、 2 5 … 11 .


ロップース領域


2.6 ·· N * 根ドレイン領域、2.7 ·· N型ウェル、


2 8 · P * 題ソース領域、2 9 · · P * ドレイン領域

以 上

出願人 セイセーエブソン株式会社 代理人 弁理士 歴 上 数 他1名 🕌







-176-

特開昭63-293938 (5)

